答案家

 找回密码
 立即注册
查看: 363|回复: 0

2018面向芯片市场的生产者理论初探

[复制链接]

1

主题

1

帖子

41

积分

幼儿园

Rank: 1

积分
41
发表于 2018-7-12 12:25:56 | 显示全部楼层 |阅读模式
  摘要:本文针对芯片生产活动的特殊现象,以数学模型为基础,芯片厂商的分级生产和动态调整过程,以及约束条件下的利润最大化,并进一步考虑CPU和Chip Set的生产组合模式。试图初步从生产者角度给予解释。
关键词:分级生产 质量控制 成本控制 定价模式 生产组合模式
作者简介:周小康 上海财经大学经济学院00级经济学(基地班)
信息产业(IT)提供什么样的产品?简言之,不外乎硬件(hardware)、软件(software)和服务(service)[1]。在1970年代末、1980年代初信息产业雏形生成阶段,IBM(国际商用机器公司)是最大的硬件提供商、最大的软件提供商和最大的服务提供商。随着时间的推移,信息产业开始进化,硬件、软件和服务的提供商日益专门化,并且各自形成了相对独立的市场。[2]各种半导体集成电路芯片是主要的硬件产品之一。我们选取最知名也是最大的半导体集成电路芯片提供商Intel作为分析对象,展开面向芯片市场的生产者理论的研究。
一、    Intel的分级生产过程
Intel生产多种半导体集成电路芯片,面向个人电脑(PC)的两种主要产品是中央处理器(CPU)和芯片组(Chip Set),两者是互补品。两者都拥有完整的产品线,前者采取分级生产,后者不采取分级生产。Intel在生产80486处理器时首次引入分级生产,随后该生产策略成为行业通行的惯例,也包括Intel最主要的竞争对手AMD。

什么是分级生产?直接在生产线上,针对处于半成品阶段的CPU,利用超频(over clock)进行发热量及稳定性测试,频率自高而低逐次分离高端产品、主流产品和低端产品。以奔腾3(Pentium!!!)为例:首先全体在1GHz频率上接受第一轮测试,一部分CPU烧毁报废,达标的CPU锁频在866MHz,封装后下线;接着未达标CPU停留在生产线上,在933MHz频率上接受第二轮测试,达标的CPU锁频在800MHz,封装后下线,仍未达标的芯片再次降级测试;依次类推,直到频率下限测试,最后一部分CPU终于搭上末班车下线,其余作为不合格品淘汰。(图1)显然同一生产线上的所有CPU是基于相同内核(die)的不同频率的芯片。这种生产模式通称分级生产,笔者称其为共线弹性生产(区别与汽车制造业的共线柔性生产)。
图1:分级生产流程图(片段)
标识频率(测试频率)
为什么CPU采取分级生产,而Chip Set不采用分级生产?单纯从技术上考虑,若有n种CPU配合m种Chip Set,就势必有m×n种组合,显然增加了系统生产的复杂性。
理论研究表明,一个变量如果受到大量微小的、独立的随机因素的,那么这个变量一般是个正态变量。芯片极端复杂的结构,使其归属与上述情形。因此,我们在数学上运用正态分布模型可以直观地模拟分级生产过程。  
1.      正态分布
当μ=0且σ=1时,为标准正态分布。
2.     基于分级生产的正态分布模型(图2)
建立以芯片主频实际速度为自变量的密度函数,并加上若干条垂直于横轴的线。
1)      市场接纳边界
约定该参考线左侧的任何产品都不被市场接纳,企业质量控制决策和实际生产行为只能发生在该参考线右侧。
2)      质量控制边界
质量控制边界左侧溢出部分为等外品。约定企业做出了最优化决策,此时市场接纳下限与质量控制边界合二为一,两条参考线重合。
3)      生产技术边界
生产技术边界右侧溢出部分为报废品。约定企业的生产达到了生产技术上限的边界。
以上三条参考线、密度函数本身以及自变量正半轴围成区域,就是企业的生产范围。以此为基础我们进行动态调整过程的模拟。
二、    分级生产的动态调整过程
技术进步条件下的动态调整过程
1)      σ变动(图3)
μ变动(图4)
σ和μ同时变动(图5)
4)     质量控制边界(市场接纳边界)平移  
通常情况下,质量控制边界(市场接纳边界)不断提高:首先,对信息处理能力的无限需求,使市场接纳边界提高;接着,企业为适应形势被迫主动提高质量控制边界。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

CopyRight(c)2016 www.daanjia.com All Rights Reserved. 本站部份资源由网友发布上传提供,如果侵犯了您的版权,请来信告知,我们将在5个工作日内处理。
快速回复 返回顶部 返回列表