liang183 发表于 2016-10-26 17:44:14

verilogHDL数字设计与综合(第二版)第2章课后习题答案

1．互连开关（IS）由以下元件组成：一个共享存储器（MEM），一个系统控制器（SC）和一个
数据交换开关（Xbar）。
a．使用关键字module和endmodule定义模块MEM，SC和Xbar。不需要定义模块的内容，并且假设模块没有端口列表。
b．使用关键字module和endmodule定义模块IS。在IS中调用（实例引用）MEM，SC和Xbar模块，并把它们分别命名为mem1，sc1和xbar1。不需要定义模块的内容，并且假设模块没有端口列表。
c．使用关键字module和endmodule定义激励块（Top）。在Top模块中调用IS模块，将其命名（或称实例化、具体化）为is1。答：moduleMEM;
endmodulemoduleSC;endmodulemoduleXbar;endmodulemoduleIS;MEMmem1;SCsc1;Xbarxbar1;endmodulemoduleTOP;ISis1;endmodule

**** Hidden Message *****

麦田里的守望者 发表于 2018-9-19 13:30:06

:lol:lol:lol:lol:lol:lol:lol

zll1234 发表于 2019-4-27 14:02:15

666666666666666666666666666666

dajlgf1230 发表于 2021-2-22 21:02:50

谢谢楼主，非常有用
页: [1]
查看完整版本: verilogHDL数字设计与综合(第二版)第2章课后习题答案