《EDA技术实用教程》第三版 (潘松 黄继业 著)课后习题答案 科学出版社
3-3给出一个4选1多路选择器的VHDL描述。选通控制端有四个输入：S0、S1、S2、S3。当且仅当S0=0时:Y=A；S1=0时:Y=B；S2=0时:Y=C；S3=0时:Y=D。 --解：4选1多路选择器VHDL程序设计。 LIBRARYIEEE;
USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux41a IS
PORT( A,B,C,D :IN STD_LOGIC; S0,S1,S2,S3 :IN STD_LOGIC; Y : OUT STD_LOGIC); END ENTITY mux41a;
ARCHITECTURE one OF mux41a IS
SIGNAL S0_3 : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN
S0_3<=S0&S1&S2&S3;
y<=AWHEN S0_3="0111" ELSE BWHEN S0_3="1011" ELSE CWHEN S0_3="1101" ELSE DWHEN S0_3="1110" ELSE 'Z';
END ARCHITECTURE one;
**** Hidden Message ***** 优秀，感谢楼主，好好学习 SADADSADSDA
页:
[1]