2018一种用于流水线ADC的CMOS比较器的设计
摘要：本文基于SMIC 0.18m CMOS工艺设计了一种应用于流水线ADC的开关电容预放大锁存比较器。开关电容预放大比较器整体功耗比静态比较器少，且具有速度快，踢回噪声小的特点。且通过验证分析，可以知道开关电容预放大比较器能够很好的满足流水线子ADC对比较器的要求。关键词：流水线ADC 子ADC 开关电容 比较器
一、引言
流水线ADC具有能在速度，精度，功耗以及面积上较好折中的特性，故流水线ADC以成为ADC发展的主流之一。而比较器设计是流水线ADC设计的重点之一，比较器的好坏对ADC的速度，精度，功耗等方面都有至关重要的影响。本文针对流水线ADC设计了一种符合其功耗，精度和速度的开关电容预放大锁存比较器。
二、比较器的分析与设计
比较器的结构有很多种，主要有开环比较器，迟滞比较器，开关电容比较器，可再生比较器等。经过分析，针对流水线ADC本设计采用了开关电容预放大锁存比较器结构。它分为两个部分，开关电容输入网络和预放大锁存比较器。
图1为预放大锁存比较器，其中M1～M5为增益放大器，M7～M10为动态锁存比较器，M6、M11为为开关管控制锁存比较器的工作状态，锁存比较器有两种工作模式：复位模式和锁存模式。当phi为低电平nphi为高电平时，M6、M11、M14、M18导通M13、M17截止，电路工作在锁存模式，对输入信号进行比较并输出结果。当phi为高电平nphi为低电平时，M6、M11、M14、M18截止M13、M17导通，电路工作在复位模式，锁存器上一次的比较结果被复位到低电平。锁存器后面接反相器可以提高比较器的驱动能力并给输出波形整波。
对于预放大电路有：
可以通过调节M2、M4的宽长比来调节预放大器的增益。加前置放大器不仅可以减小锁存比较器的踢回噪声，还可以将放大器的负指数响应和锁存器的正指数响应相结合，使输出快速的到达要求的电压值，从而提高了比较器的速度。
三、电路仿真分析
为了验证所设计的比较器，本文在电源电压1.8V条件下，采用SMIC 0.18?m CMOS对所设计的比较器进行仿真验证。其结果如图2所示。
由图可知比较器完成了对信号的比较器且对输出结果进行了复位。
四、结语
本文通过对流水线ADC的分析设计了一个开关电容预放大结构的比较器，通过预放大电路有效的克服了锁存比较器的阶跃响应曲线是时间的负指数的问题，且能够减小比较器的踢回噪声。所以该比较器适用于流水线ADC的子ADC设计。
参考文献：
柳臻朝.10bit80MS_s流水线模数转换器IP核的研究与设计.西安电子科技大学，2013.
廖宝斌.14比特50M采样率的Pipeline ADC设计研究.电子科技大学，2013.
Yung-Hui ChungJieh-Tsorng.A CMOS 6-mW 10-bit 100-MS/s Two-step ADC. EEE Journal of Solid State Circuits.2010.
页:
[1]